產品一站式PCB設計-手機端

EDSFF單板設計案例

發布時間:2025-10-06 08:36:08


 

類(lèi)別

EDSFF(Enterprise   &Datacenter Storage Form Factor)

產品所屬行(háng)業

存儲

主要芯片

CPU:CNX-2660_2670-AA  

DDR4:DDR4_SDP_DDP_BGA78_BGA78_0808_1

NAND:NAND_2CH_BGA152

 

單板類型

SSD

Pin

8564

層數

16

最高信號速率

8Gb/s

難點

1、 布局較密(Pin   Density(pins/sq in)達260),雙CPU,每個CPU各帶(dài)2片DDR4顆粒(lì)和16片(piàn)NAND,且客戶希(xī)望盡量多的增加VSTR大電容的個數;

2、 板框為長條形的,布局(jú)布線空間受限;板厚限製為1.57mm,布線需求要做到16層(céng),層(céng)疊設計比較極(jí)限;

3、 多方溝通(客戶,板廠,公司內部),且有語言差異;

我司對(duì)策

1、嚐試不同方案的布局,通孔設計或者盲埋孔(kǒng)設計等(děng),並與客戶、工廠多方溝通,最終確定:

Ø    通孔(kǒng)設計,減少成本;

Ø    BGA不考慮預留返修區;

Ø    2個CPU放在不同(tóng)層麵錯開擺放;

Ø    所有VSTR大電容、DDR顆粒和NAND顆粒兩兩對貼擺放;

 

1.png

2、考慮單板的走線和電源(雙CPU,每個CPU各帶2片DDR4顆粒和16片NAND),因(yīn)單板空間限(xiàn)製,需要6個(gè)走線(xiàn)層和2個電源層;板厚1.57mm,考慮單板和信號線(xiàn)的參考平麵,通過(guò)和板(bǎn)廠溝通,最終確(què)定16層,6個內層走線的層疊。這個層疊的不足之(zhī)處為層間距比較小,走線線寬較細(xì),且存在(zài)相鄰層,對信號質量會有一定影響,增加布線難度。

 

2.png

 

3、增加溝通效率:

Ø  除常規的(de)電話、郵件溝通外(wài),重要節點(diǎn)、問題點安排工程師與客戶現場的溝(gōu)通,做到溝通及時、有效;

Ø  與板廠的配合由之(zhī)前通過客戶和板(bǎn)廠溝通相關問題、然後(hòu)把(bǎ)結(jié)果轉達給設計工程師這種中(zhōng)轉的(de)方式,改為設計工程師直接和板廠方麵溝通(tōng),同樣有效的提升溝通效率,助力項目順利開展;

Ø  SI人員參與,對重要信(xìn)號進行仿真和優化,並對PCIE信號做背鑽處理,提升信號質量;

 

3.png

 

香蕉视频污视频-91香蕉视频污下载-超级香蕉97视频在线观看一区-黄瓜香蕉草莓丝瓜绿巨人下载