高（gāo）速先生成員--薑傑

大家（jiā）都知道，信號的最佳回流路徑是GND：對於走線而言，我們希望能參考GND平麵；對（duì）於信號管腳，我們希望GND管（guǎn）腳伴隨；對於BGA區域的高速信（xìn）號扇出過孔，我們希望能被（bèi）相鄰的GND過孔包圍。

因此，經驗豐富的攻（gōng）城獅一（yī）定會避免讓（ràng）高（gāo）速差分（fèn）信號置於如下的境地：BGA區域差分信號管腳（jiǎo）的四周分（fèn）布多個電源管腳（圖中白色對應差分信號，綠色是GND網絡，黃色（sè）是電源PWR網絡），不多不少，一邊一個。

理想很豐滿，現實卻很骨感，上圖的這種情（qíng）況偏偏是存在的，更要命的是，電源管腳還不能換成（chéng）GND網絡。

當硬件攻城獅（shī）對換PIN方案表示無能為力的時候，Layout攻城獅把求助的眼光投向了（le）高速先生，高速先（xiān）生則（zé）默默的看向本文的標題：如何（hé）用電源去（qù）耦電容改善高速信號（hào）質量？

沒錯，高速先生做過類似的案（àn）例。

如前所述，我們的Layout攻城獅經驗豐富，在他的（de）努力下，找到了另外一個對比模型，信號管腳周圍隻分布了（le）3個電源管腳（jiǎo）（下圖（tú）中的紅色圓圈）的情況（kuàng）。

為了高速先生仿真對（duì）比，Layout攻城獅也（yě）是非常的貼心（xīn）了。

先仿真沒有電容的情況。這個時候，對於走線（xiàn）特征阻抗100歐姆的差分信號，過孔阻抗是這（zhè）樣（yàng）的：

阻抗曲線甚至（zhì）出現了振蕩。換個角度，對比衡量阻抗（kàng）連續性的另外一個參數，回波損（sǔn）耗。對於本案例中的100GBASE-KR4信號，在基頻（pín）12.9GHz以內（nèi）的頻段，4個電源孔（kǒng）情況下的最（zuì）大回損-17.5dB，3個電（diàn）源孔情況下的最大（dà）回損-21.9dB。

通過對（duì）比（bǐ）可以發現，回流地孔的增加確實改善了差分（fèn）過孔的阻（zǔ）抗，回損也反映了同樣的趨（qū）勢。問題在（zài）於，無論是3個電源孔還（hái）是4個電源孔，結果都不太理想。

一（yī）直關（guān）注高速先生的朋友，一定還記得前不久的一篇文章《瞧不起誰啊！“縫合電容”我怎麽可能不知道》，此（cǐ）時會（huì）不會突發靈感：同樣是電容（róng），電源去耦電容該不會對（duì）改善高速信號質量有（yǒu）幫助吧？

試（shì）試看。

每個電源管腳加上本就屬於它的（de）去耦電（diàn）容，像下圖這樣（當然了，BGA和電容位於PCB不同的布局麵，本視圖是為了大家更清楚的看到二者的相對（duì）位置）。

增加電容前後，3個（gè）電源過孔情況的回損對（duì）比如下，在關注頻段（duàn）內，增加電容後的最（zuì）大回損有較大改善。

同樣（yàng）的， 4個相鄰電源過孔的差分過孔回損也改善了不少。整體（tǐ）對比（bǐ）情況如下圖（tú）。

電源去耦電容本來是（shì）為了減小電源噪聲，沒想到還能順帶改善信號質量，這到底是為什麽呢（ne）？