高速先生成員-- 黃剛

不可能吧？電容不還是那個電（diàn）容（róng）嗎？為什麽接到1V的直流（liú）電壓時和（hé）接到3.3V的直流電壓效果（guǒ）會不一樣？相信大多數粉絲都不知道這個point吧。的確，如果大家沒聽過DC-Bias這個名詞的話，估計是很（hěn）難知道（dào）……

電容在電源網絡中的（de）應用主要就是（shì）充當去（qù）耦電容（róng）了，我們知道從電源芯片到用電芯片的漫長的（de）電源鏈路中，會存在著大（dà）大小小不一樣的電容。原理就不用我們再再再一（yī）次重複說明了吧？額（é），算了，再說一次吧，去耦電容的作用就是降低電源地之間的阻抗，這樣的話當用電端電流波動的時候（hòu），在用（yòng）電芯片處產生的（de）噪（zào）聲就會減小。

今天我們就不過分的討論怎麽仿真電源的PDN阻抗這事了。關注點放在電容到（dào）底在不同的直流電源中會不會有差異。什麽意思呢？就是同一個電容接不同的直流電源去（qù）使用的（de）時（shí）候有（yǒu）沒有區別！DC-Bias翻譯成中文，那就是直流偏置。

那到（dào）底要怎麽知道電（diàn）容的直流偏置（zhì）特性對它的影（yǐng）響呢？其實也沒那麽（me）難了，隻是很多人沒有去做，那就是（shì）去（qù）翻翻它的datasheet不就有了嘛。例（lì）如某個常用（yòng）的0402封裝，1uF的電容。

再往（wǎng）下（xià）翻（fān），就能看到它的（de）DC-BIAS特性，如下：

哇！原來直流電壓對電容容值的影響竟然如此的大！每增加1V的直流電壓，容值差不多要減小10%！！！

看起來是挺嚇人的哈，不知道實際上對PDN阻抗的影響有多大呢？這個點感覺會有更多粉（fěn）絲想知道吧。那我們通過一些渠道（dào）拿到了這個（gè）電容直流偏置電（diàn）源0V、1V、2V到3V這4種case的S參數模型，就是下麵的4個模型了。

那我們分別來看看這（zhè）幾種case下電容的PDN阻抗曲線的差異，就是下圖展示的一樣了。

感覺還好吧，基本上不就（jiù）重合了嘛（ma），沒啥差異啊？真（zhēn）的嗎？那是因為橫坐標和縱（zòng）坐標都用了對（duì）數的（de）形式來展示。我們分別放大兩個頻段的細（xì）節給大家（jiā）看看，就（jiù）知道了。

第一個是低頻時候的放大細節，如下。可以看到在低頻時，由（yóu）於偏置電壓越高，容值越小，導致PDN阻抗變大，而且（qiě）變大的幅度還是（shì）很多的（de）！

然後我們再來看看在諧振頻點附近的差異，直流偏置3V和0V來比，去耦諧振頻點（diǎn）差（chà）不多變化了2MHz，這其實是一個不（bú）算小的變（biàn）化了。因為像板級電容的PDN阻抗優化，我們一般也就關注到20MHz而已！

我（wǒ）們這篇文章簡單的介紹了DC-Bias的原理並（bìng）用了一個電容（róng）來驗證了直流偏（piān）置（zhì）對電容PDN阻（zǔ）抗的影響（xiǎng）。當然目的（de）就是讓大家了解到（dào）電容放在你手上（shàng）和焊在電路板中不同電壓的電源網絡中是不一樣的哈，接入不同的（de）直流電壓後，容值會發生變化，從而影響到PDN阻抗（kàng）在低頻和諧振頻率的效果。那給我們設（shè）計或者（zhě）仿真的啟發（fā）就是：如（rú）果對電源的PDN阻抗要求（qiú）不是很高的情況下，不考慮偏置特（tè）性倒不一定出問題（tí）；反過來，如（rú）果（guǒ）本（běn）身（shēn）的PDN要（yào）求就很（hěn）嚴格，那麽你（nǐ）就要嚴謹的去考慮它到底（dǐ）放到了1V還是2V的電源網絡中（zhōng）的情況了，因（yīn）為從驗證結果上來看，不同（tóng）電壓的PDN阻抗差（chà）異還是不能忽略的！