高（gāo）速先生（shēng）成員--黃剛

一些通用的PCB設計經（jīng）驗以及高速信號理論，都告訴我（wǒ）們PCB上的信號最好都以地平麵為參考（kǎo），尤其（qí）是高速走線，建議上（shàng）下參考平（píng）麵都是地平麵是最好的方法。但是產品類（lèi）型（xíng）千千萬萬，導致疊層的設（shè）計也變化萬千，有時候為了成本減小層數，這樣就可能會導致（zhì）信號參（cān）考到電源平麵的情況。當然，作為一名有經驗的設計工程師，還是會（huì）優先（xiān）保證主要的高速串行信號上下層都有完整的地平（píng）麵做參考。在保證重（chóng）要的（de）高（gāo）速信號（hào）後，一（yī）般（bān）來說，要去犧牲不那麽高（gāo）速的DDR模塊走線了。

沒辦法，誰叫你速率沒有高速信號（hào）那（nà）麽高，關鍵是你還要用那麽多層去布線（xiàn），所以隻能犧牲DDR信號了。那這樣（yàng）就尷尬了，很（hěn）多PCB工（gōng）程師覺得違背了他們一貫的設計原則，不敢下手去畫了。

一般這種PCB設計（jì）工程師定不了的時候（hòu），高速先生（shēng）就必須出來說（shuō）話了。我們截取一段DDR的地址信號進行研究，疊層和（hé）走線情況如下所示：

這根（gēn）地址信號走線在L3層，參考L2和L4層，其中L4層是主（zhǔ）要（yào）的參考平麵，是一個電源平麵，距離L3走線層是（shì）4mil，L2層雖然是地平麵（miàn），但是距離L3走線層（céng）卻有差不多16mil的距離。顯而易見，這根L3層的地址信號主（zhǔ）要參考的是L4層的電源（yuán）平麵了。就像下麵這個3D仿真模型展示的一樣。

要不。。。我（wǒ）們（men）還是首先來看看如果是（shì）L3層的這根（gēn）地址信號上下都是地平（píng）麵的常規情（qíng）況的結果吧，也就是把上麵的電源平麵也（yě）換成地平麵，這（zhè）樣L3層走線上下都是參考（kǎo）地平麵了，模型（xíng）如下所示：

我們先來看看阻抗的情況，這根地址信號的走線是要求按40歐姆來（lái）設計，經過仿真後，我們看到上下都是（shì）地（dì）平麵設計（jì）的阻抗仿真結果非常接近40歐姆走線阻抗。

那麽大家是不是很好奇，如果是參考電（diàn）源平麵的case，阻抗是多（duō）少呢？會不會（huì）差很遠很遠啊！淡定（dìng），高速先生可以很負責任（rèn）的告（gào）訴大家（jiā），不會！如下圖所示，參考電源平（píng）麵後，阻抗也是差不多40歐姆左右。

兩者（zhě）一對比，其實發現，對於阻抗來說，參考電源平麵和參考地平麵其實差的（de）不遠。

那是不是隻要阻（zǔ）抗沒啥影響，也就代表著DDR信號參考電源平麵完整沒有問題（tí）呢？當然。。。也不是啦！阻抗隻是其中的一個性（xìng）能的（de）表征手段，除此之外，我們（men）還是（shì）要關注下插入損耗的（de）情況。

首先，我們（men）還是來（lái）看看常規的（de）上下參考地平麵（miàn）的插入損耗結果。和我（wǒ）們預料的一（yī）樣，參考地平麵時，插入損耗的結果從低（dī）頻一直到高頻都是（shì）非常（cháng）線性的，完全（quán）沒得問題！

這個時候大家是不（bú）是很期待，參考電（diàn）源平麵的插入損耗曲線長啥樣呢？按道理說，阻抗和參考地平麵差別很小，預期插入損耗的（de）結（jié）果也不會偏差（chà）很大吧？

這次可能又（yòu）要讓大家失望了（le），參考電源（yuán）平（píng）麵的插入損耗結果是下麵這個（gè）熊樣的哦！

啥啊，高頻波動那麽大，那麽差啊，這壓根就不行啊！你說對了（le），高（gāo）頻（pín）的確不行，但是別（bié）忘了（le），我們DDR模塊的速率，以DDR4為例，一般地址信號的速率也就是1.2Gbps到1.6Gbps，所以理論上我（wǒ）們關注前麵3GHz左右的頻段就可以了。後麵的高（gāo）頻部分都已經是DDR運行頻率的3倍頻之後了，能量其實就很少了（le）。

咦，如（rú）果按照這個（gè）觀點再對比參考地平麵和參考電源平麵的插入（rù）損耗結（jié）果的話，在3GHz以前倒是差得不大哦。這也（yě）就是為什麽我們的確能看到有（yǒu）的產品的DDR模塊的地（dì）址控製信號參考電源平麵也能跑到額定速率的原因了。。。

當然，上麵隻是從比較理想的仿真結果上來得出的結論。實際上也要（yào）考慮到加（jiā）工的因素，包括電源平麵也會存在噪聲影響的因素，還有就是不同設計地址信號走線長度不同，參考的電（diàn）源網絡不同，包（bāo）括電容（róng）配置不同等眾多因素。另外為什麽在很多（duō）非常規設（shè）計中，一般隻看到（dào）地址控製信（xìn）號參考電源平麵的設（shè）計，很少看到數據信號參考電源平（píng）麵呢，那是因為數（shù）據信號（hào）的速率更高，3倍頻下可能就到了5-6GHz以上（shàng）了，這個時候從上麵的插入損耗曲線來看，差（chà）異就變得慢（màn）慢明顯了。總而言之，高速先生的觀點（diǎn）是並（bìng）不完全拒絕DDR走線參考電源平麵的可行性，但是遇到這樣的非常規（guī）設計，我（wǒ）們需要更謹慎的去對待它，最好有一些仿真數（shù）據的支撐來確認更大的成功率才行！