高速先生成員--薑傑

信號回溝，即波形邊（biān）緣的非單調性，是時鍾的大（dà）忌，尤其是出現在信號（hào）的門限電平範圍內時，由於容易導致誤觸發（fā），更是凶（xiōng）險（xiǎn）無（wú）比。所以當客戶測試發現時鍾信號回溝，抱著一心改板的沉痛心情找到高速（sù）先生時，高速先生絲（sī）毫不敢大意，一番分析確認之後，給出的答複卻讓客戶喜出望外：測試點的時鍾（zhōng）回溝（gōu）是真實存在的，但是芯片得到的時鍾（zhōng）信號質量卻沒有問題（tí），簡而言之，單板的時鍾信號沒問題，可以放心（xīn）使用。

其實，高速先生剛拿到單板時（shí）心裏也（yě）沒底，因為時鍾信號頻率（lǜ）並不算（suàn）低，有400MHz，而（ér）且針對（duì）5路時鍾信號的設計查板也（yě）並未發現異常。

仿真（zhēn）初始階段，為了（le）確認模（mó）型的準確（què）性（xìng），首先對客戶（hù）提供的測試點上的波形進行了（le）仿真擬合，以C0通道時鍾為例（lì），仿（fǎng）真波形（xíng）的回溝如約而至，與測試（shì）波形的延（yán）時、回溝的位置基（jī）本一致，說明仿真建模沒有問題，看到這樣的結果，客戶的心開始（shǐ）下沉：回溝（gōu）得到了仿（fǎng）真（zhēn）驗證，這回（huí）沒得救了。

高速先生感覺可以再搶救一把，因為最關鍵的芯片DIE上（shàng）的時鍾波形還沒看到，還有一線生（shēng）機。懷著忐忑的心情，高速先生（shēng）按下了“Simulation”鍵，隨著DIE上的波形在屏幕（mù）上漸次展開，高速先生鬆了（le）口（kǒu）氣，芯片上的時鍾回（huí）溝神奇的（de）消失了（le）！

看到這（zhè）樣的結果，客戶（hù）既喜且疑，喜的是芯片上的時鍾信號正常，疑（yí）的是（shì）測試點明明就在芯片背麵的過孔處，為何測試得到的時（shí）鍾波形（xíng）會與芯片DIE上的天差地別？

測試最尷（gān）尬的莫過（guò）於“所測非所得（dé）”，出現這（zhè）種情況，很（hěn）多時候與測試點的位（wèi）置選擇有關，比如本案例：看起來芯片背麵的過孔似乎距離芯片最近，最（zuì）能反映（yìng）芯片接收信號的（de）真實（shí）情況，其實不然，我們最終需要關注的是（shì）芯片DIE上的信號，而芯片的DIE與PIN之間還隔著（zhe）千山萬水——芯片內部封裝布線，尤其是封裝較大的（de）BGA芯片（piàn），封裝（zhuāng）布線的影響更加明顯，這也（yě）是很多芯片會提供封裝補償（Pin-delay）的原因。

現在再來解釋（shì）芯片背麵測試點（diǎn）的波形為何（hé）與DIE上的情（qíng）況相差甚遠，信（xìn）號的拓撲圖可以讓我們一目了然（rán）。

答案就是：實際測試點與芯片DIE之間的走線（本案例中，主要是指（zhǐ）封裝（zhuāng）布（bù）線）上（shàng）的反射，導致了該點的時鍾信號回（huí）溝，在DIE上的理（lǐ）想測（cè）試點（diǎn）的波形則不存在這個問題。而客戶提供FPGA相應（yīng）的時鍾信號Pin-delay數據（jù）與PIN-DIE之間的仿真（zhēn）延時基本吻合，也從（cóng）側麵印證了封裝布線的影響。對比其（qí）它（tā）四（sì）路時鍾，情況也基本類似。

通過後期與客（kè）戶的溝通確認，單板在最終的功能調試中也並（bìng）未出現問題，喜大普奔（bēn）。