https://www.sdzzsign.com/'

中文

EN JP
技術文章-YD
PCB設計案例 > 被人忽視的“ILD”指標,竟隱藏著高速PCB設計的核心思維

被人忽(hū)視的“ILD”指標,竟隱藏著高速PCB設計的核心思維

發(fā)布時間:2024-11-25 15:35:11

經常把高速信號做砸(zá)的朋友們都(dōu)知道要關心通道的(de)插損(sǔn)“IL”這個無源指標,而(ér)那些(xiē)能把高速信號做好(hǎo)的朋友除了關注它(tā)之外,一定還會去關注一個縮寫叫“ILD”的指標。。。

高速先生成員-- 黃剛

 

咋滴,不知道(dào)“ILD”就做不好高速設計啦?感覺是為大(dà)家做不好(hǎo)高(gāo)速信號又找到了一個(gè)新的借口是吧。言歸正傳,對於很多硬件的(de)朋友或(huò)者設計的朋友,說起高速(sù)信號的無源指標,第一反應就是插損。插損是SI的專業術語,用很多朋友(yǒu)自己的話來說就是損耗或者叫衰減。當然這(zhè)個指標也是很重要(yào),通常去設計一個長鏈(liàn)路的時候,協議的插損要求影響著布線的(de)長(zhǎng)度,板材的選擇,芯片間的布局(jú)甚至的結構的變更等,所以我們經常遇到(dào)很多客戶都關心損耗能不能滿足要求,滿足的情況(kuàng)下能不能盡量小。

 

319-01.png

 

我們就以大家比較熟悉的10GBase-KR信號為例,來介紹今(jīn)天的豬腳“ILD”。先請出大家比較熟的插損和回損的協議(yì)要求,10Gbps信號,我們在插損(sǔn)指標(biāo)上關(guān)心的是5GHz位置的損耗情況,為什麽10Gbps信號看的是5GHz頻(pín)點呢?這個可以翻翻剛寫不久的這篇文章(zhāng)《明明我說(shuō)的是25G信號,你卻讓我(wǒ)看12.5G的損耗?》,看完(wán)相信就不會再(zài)有疑問了。另外順便提(tí)下回損(sǔn),回損在協議中一般會覆蓋到基頻的2倍,10GBase-KR插損回損的協議指標(biāo)就如下所示了。

 

319-02.png

 

 

當然,對於大家都比較(jiào)熟悉的東西,高速先(xiān)生通常就一筆帶(dài)過(guò)了。當然,上(shàng)麵的插損回損這些無源(yuán)指標都出(chū)自於IEEE的文檔中,不得不說,文檔的頁數是真的不少,所以我們有理由相信大家在找到插損回損指標後就關閉它了。如果稍微有一點點恒心的話,其實這個10Gbps信號還有(yǒu)一個很重要的(de)指標,就是(shì)“ILD”了,指標(biāo)是這樣描述(shù)的:

 

319-03.png

 

 

ILD指標,翻譯成中文可以(yǐ)叫做插(chā)損偏離度(dù)。高速先生幫大家理解下哈,其實它(tā)講的是在我們仿真得到某條高速設計鏈路的插損後,然後協議的算法會去做真實插(chā)損曲線的fitted曲線,所謂fitted曲線,其實就是算法根據實際得到的插損曲線通過幾個(gè)基本算法取平(píng)均值,得到的就是理想插損情況(kuàng)和真實插損情況(kuàng)的關係式。然後(hòu)通過ILD指標來表征他們之間的(de)差(chà)距,協議要求這個差距必須在一個(gè)範圍內,不能太大。

 

319-04.png

 

 

沒(méi)關係,大家也知道高速先生的作風,一定會讓大家弄懂。我們來舉個例(lì)子哈,假設我們提(tí)取到某個實際設計(jì)鏈(liàn)路的插損曲線是下麵這樣(yàng)的,是不是有一些自己做仿(fǎng)真(zhēn)的朋友(yǒu)也曾經提取過這樣的參數呢?當然大家第一反應就覺得不是很好是吧,但是(shì)如果從插損的協議指標來看,卻(què)又是很輕鬆能滿足(zú)協議要求的。

 

319-05.png

 

 

那麽(me)這(zhè)個時(shí)候可以用ILD指標去(qù)卡,通過(guò)協議的算法就得到了上麵這(zhè)個(gè)真實鏈路的fitted曲線,就是下麵紅色這條。

 

319-06.png

 

 

然後根據ILD的公式,用真實的插損曲線(藍(lán)色)減去fitted出(chū)來的理想插損曲線(紅色),就得到了ILD的結果:當然你就可以和上麵的ILD協議要求去對照了。還好,看起來也還在ILD協議要求範圍內。

 

319-07.png

 

 

那到底這個ILD的指標對信號質量有多少的影響度呢?我們(men)通(tōng)過大家都覺得比較直觀的眼圖(tú)來介紹哈。

我們首先就比較真實的插損和fitted後的插(chā)損對眼圖的(de)影響,用兩個插損S參數模型分別在10Gbps數據通道去(qù)跑(pǎo)眼圖,峰峰值為(wéi)1V的發(fā)送信號。我們首先看看fitted插損的眼圖結果:還(hái)不錯,眼圖(tú)有841mV,眼寬是98ps

 

319-08.png

 

 

那麽我們再看看真實(shí)插損參數的眼圖結果,大家猜猜是變好還是變差呢?

 

319-09.png

 

 

那必須是變差啊!都說了fitted走(zǒu)線是真實(shí)插損的理想情況了(le),眼圖結果如下(xià):眼高居然隻有710mV了,眼寬也減小了,隻有97ps

 

319-10.png

 

 

可惡!原來我們仿真出來的插損曲線和理想情況下的居然還真不(bú)小(xiǎo)。可見這(zhè)個ILD指標還是有它(tā)本身的意義在裏麵(miàn)。為了再證明(míng)下ILD指標的重要性,我(wǒ)們再加一種插損的case去仿真。按照上麵說的,fitted曲線是真實插損的理(lǐ)想版,好是正(zhèng)常的。那(nà)麽我們就加一種case,就是下麵綠色的插損case

 

319-11.png

 

紅色的fitted曲線比專業術語真實的藍色插損曲線的眼圖結果好了很好,那麽(me)有沒有可能並不是紅色的曲線好,而是藍色的真實(shí)鏈路(lù)插(chā)損差呢?那麽我們就(jiù)加了綠色(sè)的這條曲線,綠(lǜ)色曲線在所(suǒ)有頻(pín)段都比藍(lán)色的真實插損要差,尤其是高頻部分,多(duō)出一倍的損耗。如果像以前隻按照插損的協議(yì)指標去卡的話(huà),綠色肯定比藍色要(yào)差很多(duō)很多。大家覺得用綠色的插(chā)損曲線去跑眼圖,結果會真的(de)差很(hěn)多很多嗎?

 

319-12.png

 

 

 

結果是下(xià)麵這樣的:眼高655mV,眼寬93ps

 

真出乎意料啊!肉眼可見大了一(yī)倍(bèi)損耗的綠色曲線,居然(rán)並沒比真實的藍色插損曲(qǔ)線的眼圖結果差太多,這(zhè)的確也再一次證明ILD這個指標存在的意義(yì),單單看插損(sǔn)指標並不能很好的保證鏈路的信號質量。最後總結一下,從插損的結(jié)果來看,現在大家知道了的插損曲線在(zài)不同(tóng)頻率之間的波動如果很大,那必然它的ILD指標就不會很好,同時也會非常影響眼圖的性能。那麽回歸到設計上,到底會有哪些設計問題導致(zhì)ILD指標比較差呢?沒錯,大(dà)家又猜對了,這個就是高速先生留給大家的問題了哦!

 

 

熱門文章

PCB設計經驗:到底DDR走線能不能參考電源層(céng)啊?
隔(gé)離地PCB過孔要放哪裏,才能(néng)最有效減少PCB高速信號過孔串擾?
PCBA板中神秘消失的鑼(luó)槽
EXCUSE ME,表層的AC耦合電容和PCB內層(céng)的高(gāo)速線會有串擾?
PCB板雙麵布局的(de)DDR表底走線居然不一(yī)樣(yàng),這麽低級的錯誤都(dōu)沒看出來?
PCB 背鑽塞孔翻車記!綠油凸起竟讓焊接 “手牽手” 短路
PCB加工中的(de)“流膠”到底是怎(zěn)麽(me)影響阻抗的?
PCB板ATE測(cè)試探針卡設計和(hé)生產的核心技術要求,你知道多少?
相同PCB單(dān)板,相同信號(hào)的AC電容,為啥反焊盤不同?
真不敢信,PCB板上就挪(nuó)動了一個電阻(zǔ),DDR3竟神奇變好了
PCB板上PIN DELAY單位錯了,DDR4跑不起來,真的嗎?
老實說:你們關心過表層綠油的厚度嗎?
那個要“深紫色油墨(mò)”的客戶,讓我一宿沒睡!
要是我再(zài)不說,估計就沒人知道電路板“賈凡尼效應”了!
PCB別人包地你包地,但別人(rén)的隔離度比你好10dB不(bú)止
出貨給客戶一塊殘缺的PCB板,客(kè)戶為什麽還要給(gěi)我們點讚
遇事不決,PCB電磁絕學
PCB棕化工藝不同,高速信(xìn)號損(sǔn)耗差老遠了!
高速PCB板GSSG結構走線串擾大? 悄悄“轉”一下當場好一倍(bèi)!
你的高速PCB主板80分,我(wǒ)的接口板(bǎn)80分,配合一起用才60分?
產品服務
香蕉视频污视频-91香蕉视频污下载-超级香蕉97视频在线观看一区-黄瓜香蕉草莓丝瓜绿巨人下载