殘陽收盡最後一抹餘暉，暮色四合，與天色一起暗淡下（xià）來的還有雷工的心情：因為（wéi）自己信心（xīn）滿滿設計的時鍾端接不僅沒有改善信號質量，反而（ér）拖了後腿。事情還要從高速先生最新的一期短視頻說起。

話說（shuō），高速先生（shēng）隊長果然魅力非凡，一個淺顯易懂的比喻就把端接的基本原理講解的清清楚楚。

端接匹配的話（huà）題引起了雷工的興趣，看完（wán）視頻意猶未盡，自己還抽空把幾種常見的端接重新都（dōu）學（xué）習了一遍。機（jī）會是留給（gěi）有準（zhǔn）備（bèi）的人，雷（léi）工在隔（gé）天的Layout設計中（zhōng）就遇到（dào）了表現的機會。

數據速率為2133Mbps的DDR3信號（hào），地址及時鍾走（zǒu）線拓撲為一拖四、fly-by。在處理差分時鍾的時候（hòu），雷工在原理圖上看到的除了端接電阻（zǔ），還有一個並聯在差分信號P/N中間的電（diàn）容（róng）。

如果這個電容早兩天出現，雷工估計還要糾結放（fàng）在鏈路的哪個位置，可是，對於認真學過端接（jiē）的他而言，這已經（jīng）不再是問題，有端接電阻（zǔ）R，又出現電容C，可不就（jiù）是終（zhōng）端RC端接嘛！明明需要（yào）放在一起，硬件（jiàn）攻城獅（shī）還要分開畫圖，簡直多此一舉，雷工毫（háo）不（bú）猶豫的把這個電容放在差分時鍾的末端。走線完成之後（hòu）發給高速先生仿（fǎng）真，雷工洋（yáng）洋自得，坐等PASS。

高速先生帶來了（le）一好一壞兩個消息，好消息是雷工設計（jì）的時鍾“端接”起了作用，雷工的笑容開始綻放；壞消息是，“端接”起了副作用，拖垮了時（shí）鍾信號，雷（léi）工的笑容僵在（zài）了臉上（shàng）。於是出（chū）現了文章（zhāng）開頭那略顯傷感的一幕。

高速先生沒有讓雷（léi）工獨（dú）自淩亂，而是幫他仔細（xì）分析了（le）問題。關鍵就在於雷工所（suǒ）謂的（de）“端接電（diàn）容”並非RC端接的一部（bù）分，其實，它的主要作用是通（tōng）過減緩驅動信號的上升沿從而減小源端反射，應該靠近驅動（dòng）芯片布局，通常用於驅動（dòng）較強的芯（xīn）片。所以，雷工需要做出的修改也很（hěn）簡單，就是把該電容由末端調整至驅動端。關於這個電（diàn）容，高速（sù）先（xiān）生稱之為“差分電容”，之前也有專門的（de）文章介紹過。《DDR3係列（liè）之時鍾信號的差分電容，一般人我不告訴他！》

那麽，雷工本來想用來炫技的RC端接正確的打開姿勢又是怎樣的呢？RC端接，又稱AC端接，常用於傳輸直流平（píng）衡信號的鏈路（lù）。對於單端信號，RC端接（jiē）方式是在傳（chuán）統的末端並聯端接的基礎上增加了一個電容，最大的優點就是直（zhí）流功耗較小，同時也會避免傳統並聯端接高電平被拉（lā）低或者低（dī）電平被抬高（gāo）的（de）現象。

對於（yú）差分信號的RC端接，通常是在T型端接的基（jī）礎上增（zēng）加（jiā）一個隔直流電容（róng），有些設（shè）計也會把R2省掉。

無論是單端信號，還是差分（fèn）信號，RC端接（jiē）中的（de）“C”都（dōu）是為了切斷直流通路，而雷工遇到（dào）的並聯在差分時鍾P/N中間的電容顯然不（bú）在此列。一番解釋之後，雷工豁然（rán）開朗，最終，按照仿真建議將差分電容從終端調整到驅動端（duān），時鍾波形隨之改善，並滿足了（le）SPEC要求。問題解（jiě）決後，雷工心頭的陰霾一掃而空，反思這次教訓，理論沒吃透就貿然行事，結（jié）果鬧了笑話（huà），更覺自己的進階之路（lù）任重而道遠。