對於模擬（nǐ）電路沒學好的工程師來說，電阻隻知道用來端接；電感隻知道用來隔離；至於電容嘛，估計你們隻（zhī）知道濾波，更不（bú）用說它們的組（zǔ）合產生的作用了。不信？估計（jì）以下這個電容的（de）用法，你也隻能（néng）說濾波了吧……

上周我們雷工，哦不是，是我們薑工的文章向大家介紹（shào）了DDR的時鍾裏麵並聯電容的用處（chù），讓大家驚奇的發現（xiàn）了原（yuán）來電容也可以用來端接，可能已經讓一大（dà）把粉絲獲得了一波知識的（de）源泉。那麽本期高速先生還繼續玩這個DDR的時鍾（zhōng），去深挖它還有什麽槽點。

我們先把上周所講（jiǎng）到的（de）這個DDR時鍾的拓撲再（zài）一（yī）次拉出來（lái），沒錯！就是下麵這個圖啦。其（qí）中上（shàng）周讓雷工尷（gān）尬（gà）不已（yǐ）的這個電容就是下麵紅色圈圈的那位了。把電容並聯到差分對間，能夠很好的對發送的（de）信號（hào）進行端接，目（mù）標是使得電容的電抗值和傳輸線接近，從而起到源端端接的效果，減（jiǎn）小時鍾的反射。

恩，這（zhè）個是上篇文章的精華哈。那麽我們（men）這期的文章繼續研究這（zhè）個拓撲，大家（jiā）有沒（méi）有發現上麵的拓撲其實不止一個電容，看看上圖藍色圈圈的位置，其實（shí）還（hái）有一個電（diàn）容哦！它一般是放（fàng）在最後兩個端接電阻之間，然後下拉到地（也可以上拉到（dào）DDR電源）。這個電容到底有（yǒu）什麽用呢？根據高速先生對你們的認識，都接到地了，肯（kěn）定又是用來濾（lǜ）波啦？

高速先生對此也研（yán）究了一番，我們用一個簡（jiǎn）單的點對點的時鍾拓撲（pū）進行驗證哈。

如果這對差分線是理想的走線，所謂理想就是差分線的P和N長度一（yī）致，阻（zǔ）抗相同，完（wán）全對稱的情況下。有無電容的結果是下麵這樣的。

是的，如果我（wǒ）們的PCB加工出來（lái）就像原理圖設計一樣是理想的情況，那這（zhè）個電容（róng）的確起不了什麽作用。但是我們PCB最精彩的地方（fāng）就在於它的設計和（hé）加工的誤差哈。我們知道，對於一對（duì）差分線來說，對間P和N的對稱性是最為重要的事情，不（bú）然的話它們（men）就是產生共模的噪聲。基本上來說，隻要破壞了差分線理想狀態，這對差分線都會或多（duō）或少產生共模的噪聲。那麽我們（men）在有共模噪聲的情況下再去進行對比驗證，結果就會變得不一樣了。

可以看到，沒有了這個電容之後，接收端的波形變得扭曲，甚至是產生了非單調的結果。那麽（me）大家也許會問了，那你們怎麽知道是不是共模噪聲的影響呢？怎麽看呢？

我（wǒ）們可以看下圖紫色箭頭位置（zhì）的波形，也就是它們產生（shēng）的共模噪聲的位（wèi）置了。

我們可以看（kàn）到，當（dāng）差分線有共模噪聲的時候，這個電容其實可以為我（wǒ）們抑製很大部分的噪聲，因此能（néng）最大限度的還原接收端信號（hào）的完整性。

當然如果旁邊的走線（xiàn）離這對（duì）時（shí）鍾很近（jìn）的（de）話，有了這個電容，自然也能使得共模噪聲串擾到旁邊走線的能量削弱啦（lā），也（yě）就是起到減小串擾的（de）效果。