做DDR的調試無非以下三種結果：調試fail、調試（shì）pass和調試很久才pass。你可能永遠也想象不到PCB工程師花幾天設計出來（lái）的DDR模塊在加工出來後調試就多久才pass，一天？一周？一個月？甚至……

高（gāo）速先生近幾年來在DDR設計仿真取得了長足（zú）的進步，這要得益於AI（人工智能）的熱潮，作為該領域的（de）核心產品，AI算（suàn）力卡成為近年來各大通訊公司和芯片公司（sī）爭相研發的產品。而其中DDR模塊則是AI算力卡裏最核（hé）心的模塊，支撐著算力卡大容量、快速的（de）運（yùn）算能力。

高速先生在和各（gè）大公司（sī）合（hé）作的（de）情況下，也有（yǒu）機會接觸到了形形色色的（de）AI算力卡，它裏麵（miàn）的DDR模塊雖然實現的功能類似（sì），但是具體的結構卻有（yǒu）著很多的變化。例如容量的不一樣導致顆粒（lì）數量的不同；板子的大（dà）小不一（yī）樣導致采用的拓撲不同；PCB層（céng）數的不一樣導致DDR模塊的布局和密度也不相（xiàng）同；有的由於功耗電流大小（xiǎo）不一樣導致DDR走線參考層（céng）也不相同（tóng），有（yǒu）的需要（yào）參考電源層（céng），有的需要相鄰層走線；當然還有的（de）就是需要跑到的目標（biāo）速率不同，我們在設計上的設（shè）計裕量（liàng）也會有所差異（yì）等等。因此對於我們高速先生來說，每一塊（kuài）算力卡的DDR設計都是不同的，當然（rán）設計加工出來之後，我（wǒ）們和客戶配合（hé）著去調試的難度（dù）也（yě）是不一樣的。這一塊高速先生在（zài）近幾年的研（yán）討會上（shàng）也和大家分（fèn）享過一些經典的案例，讓大家對DDR的設（shè）計和調試難度都有了新的認識，AI產品的一些特點關於它的設（shè）計使得比以往任何產品的DDR難度都要大一點，當然我們（men）也就（jiù）會（huì）有很多測試和仿真的案（àn）例了。這（zhè）裏關於DDR調試的案例，我們再給（gěi）大家分享一個從fail到pass的（de）經曆哈。

在一個安靜祥和的午後，高速先生剛剛還略帶點午睡的困意開始下午的工作，就突然收到了客戶一份很“提神”的郵件，讓大家立馬精神了起來。

原來是客戶在（zài）我們公（gōng）司設計加工的一款主力的AI算力卡出現了調試fail的問題，客戶本身是一家很有研發能力而且很嚴謹的公司，它們對硬（yìng）件原理和調試都是具有豐（fēng）富的經驗，然而（ér）這款產品的DDR模塊（kuài）他們調試了幾周都依（yī）然沒辦法成功。由於是我司PCB工程師設計的板子，因此高速（sù）先生肯定是（shì）臨危受（shòu）命，去負責介入到他們的調試中去。

高（gāo）速先生（shēng）打開PCB文件，看到了FPGA和C1這個DDR通道的連接，這個通道是（shì）由9個DDR顆粒（lì）組成，也就（jiù）是我們（men）所說的1拖9的DDR拓撲。由於板子的密度很大，因此（cǐ）隻能采取正反貼的形式進（jìn）行布局布線，如下圖所示。

由於FPGA芯片是有關於DDR的設計指導文檔，我司的PCB工程師和客戶在（zài）投板前也反複確認了該DDR模塊的設計是完全按照文檔上麵每一條細致（zhì）的指（zhǐ）導去布線的。例如（rú）下圖的L0，L1，L2等每段長度文檔上都是有要求。

客戶就是因為覺得都按照了上麵的設計指導進行布局布線，認為設計其實是達到了要求，因此才堅持著花費了近一個月的時間進（jìn）行（háng）調（diào）試，希望（wàng）能從調試中去解決問題。高速先生介（jiè）入後，發現客戶的調試其實（shí）已經做了很多（duō）內容，包括驅動內阻的變化，ODT電阻的變化，電源電壓的微調，VTT電阻的改變，飛線等等，但是仍然無法達到額定（dìng）的2400Mbps的（de）速率（lǜ）。由於（yú）這個（gè）項目當時是沒有（yǒu）進行過我們高速先生仿真的，因此我們首先建（jiàn）議做一個debug形式的仿真，也就是在基於調試結果的仿真，看看仿真的測（cè）試的擬合度到底高不高（gāo），從中找出問題。

由於（yú）我們對xilinx的FPGA仿真模型和DDR顆粒的仿真模型都比（bǐ）較有信心，之前也做過很多仿真測試的對比，發現仿真和測試波形（xíng）的（de）擬合度是（shì）比較高的，再加上高速先生看到這個（gè）拓撲還是非常的複雜，因此有信心在客戶（hù）調試的配置參數下得出一個“差”的仿真結果！你沒聽錯，我們（men）這種debug的仿真就是（shì）希望得到一個差的仿真結果，這（zhè）樣才能和實際上調試fail的情（qíng）況吻合上。

果（guǒ）然，高速先生希望（wàng）的事情發生了，我們對（duì）地址控製信（xìn）號進行仿真的時候，發現（xiàn）了距離FPGA最近的DDR顆粒的信號質量是不滿足（zú）要（yào）求的，為什麽要看距離主芯片最近的顆粒（lì），這（zhè）個高速先生已經說（shuō）過很多次了哈，這裏就不再重複了。

同樣，根（gēn）據客戶調試的情況（kuàng），我們在仿（fǎng）真中選擇不同的驅動內阻和VTT電阻的阻值，的確也和調試的情況類似，都（dōu）不能得到一個很好的信號質量。到（dào）這裏，我們開了一個好頭，至少能在仿真中得到了和（hé）測試結果相（xiàng）對應的結（jié）論。

但是高速先生（shēng）在仿真中還能做些（xiē）什麽呢？我們雖然通過仿真（zhēn）找到了差的波形，但是這對於調試卻起不了太多指導的作用。因此（cǐ）我們繼續去通（tōng）過仿真模型（xíng）來看看，到（dào）底會不會還有什麽驅動的配置我們可（kě）以嚐試過。我們（men）打開FPGA的（de）ibs模型，看到可選擇的以下驅動配置（zhì）中，其實我們和客戶隻（zhī）用到（dào）了（le）左邊的這（zhè）種配置，上麵有40到60歐姆內阻的選擇，我們仿真和客戶調試都試過了，沒有明顯的改（gǎi）善。

但是我們驚訝的發現，原來模型（xíng）上（shàng）還有（yǒu）綠色的兩列基本（běn）和之前紅色列的配置幾乎一樣的驅動內阻可以（yǐ）選擇，但（dàn）是唯一不同（tóng）的是（shì）F，M和S的區別，因此高速先生再花點時（shí）間去掃描一下同（tóng）樣（yàng）是40歐姆驅動內阻的情況（kuàng）下，F，M和S下（xià）麵這三（sān）種buffer到底會不會有差異呢？

結果讓高速先生感到驚訝的同時又感到興奮，原（yuán）來在FAST，MEDIUM和SLOW模式下，對於同一個驅動內阻（zǔ）的（de）波形是有著明顯的差異。我們看到MEDIUM和（hé）SLOW模式下，信號的上升沿slew會變緩，這樣反而避免（miǎn）了（le）部分的反（fǎn）射，使得信號的（de）ringback減小，眼高的裕量變高。

關於上升沿與（yǔ）信（xìn）號質量的介（jiè）紹，高速先生隊（duì）長還親自上場錄製（zhì）了通（tōng）俗易懂的視頻，可（kě）以關注下。

根據上麵的掃描結果，我們選用MEDIUM的模式進行全通道的仿（fǎng）真，看看和之前fast模式的結果相比到底有沒有改善。

結（jié）果給高速先生帶來（lái）了喜悅，我們用MEDIUM模式（shì）去仿真的結果能夠（gòu）得到明顯的改善，同樣的顆粒信號質量變得可以（yǐ）接（jiē）受了。

高速先生從FPGA模型的選擇上解決了問題，選取（qǔ）上升沿slew比（bǐ）較緩的驅動反而能夠獲（huò）得比較好的信號質量。

到這裏，我們就隻剩下最後一個問題了，那（nà）就是到底我們能不能讓客（kè）戶在調試的（de）參數配置中選擇MEDIUM的模式呢？客戶把他們調試的軟件界麵發過來給我們，我們從下拉菜單中看到（dào）了的確有這種模式可以選擇，然後就讓客戶從默認的（de）FAST模式自動換成MEDIUM的模式，看（kàn）看效果有什麽改善。

在大概等待了一天之後（hòu），客戶（hù）的一封（fēng）報喜的（de）郵件讓我們大家都輕鬆了下來，客戶（hù）調試了一個月之後，終（zhōng）於通過這個（gè）手動調試的buffer切換快速（sù）解決了問題。