高速先生成員--黃剛

隨著我司的板廠（chǎng）製程越來越（yuè）成熟，工藝能力自然也越來越強。目前在阻抗加工精度這塊，我們可以非常（cháng）自信的（de）和大家宣傳在非電鍍的內層走線可以實現（xiàn）±5%的（de）精度，著實讓我們的客（kè）戶感到滿滿的幸福，在同樣的（de）設計下，在我們板廠加工的板子在阻抗方麵的精度更高，也就意味著在我司加工後板子在高速信號性（xìng）能上裕量更（gèng）大了！當然控製±5%的阻抗（kàng）精度是很難的一件事情，因為從（cóng）頭到尾（wěi）能影響到阻抗誤差的因素太多了，有設計的，有加工的，還有來料本身的等等（děng），你占（zhàn）1%的誤差，它占1%的誤差，多個1%的誤（wù）差加（jiā）起來輕輕鬆（sōng）鬆就超過5%的（de）誤差（chà）了。。。

其實高速先生在之前很（hěn）多期（qī）的文章都寫過不同的加（jiā）工誤差（chà）對阻抗的影響，看文章的閱讀量還是灰常的可以，也說明了大家對這一類文章還是很喜歡的（de）哈！那Chris必須要趁熱打鐵，今兒再來一個，你說是設計的影響（xiǎng）因（yīn）素也行，說是（shì）加工的影響因素也行，它的名字叫“殘銅率”。

Chris還是更喜歡把這個因素歸到（dào）設計端去，殘銅率是（shì）什麽意思呢？相信80%以上（shàng）的PCB工程師肯定是知道的，那就是PCB設計版圖上某一（yī）層的有銅區域的（de）占比。例如下麵（miàn）的高速先生做過的（de）一個（gè）測試板的信號層和地平麵層（céng），明顯能看到信號（hào）層本身就那麽零零星星的（de）幾根走線，但（dàn）是地平麵（miàn）層就基本上都是地銅。那我（wǒ）們就可以說，信號層的殘銅率很低，地平麵層的殘銅率很（hěn）高。至（zhì）於（yú）多低和多高，具體的數值就（jiù）是看銅占的比例（lì）了。例（lì）如還是下（xià）麵的這個圖，可能信號層的殘銅率是10%，地平麵層就高達90%了。。。

當然，在PCB板廠反饋的疊層也會清晰的給出每一層的（de）殘銅率，它是根據我們客戶投板後的gerber文件去計算的，所以相對就會更準確了。

文章到這，估計很多人還是覺得沒什麽（me）技術含量是不？上麵（miàn）說的我都懂啊！到底能不能講點我（wǒ）不（bú）知（zhī）道的？行！Chris哪一次沒有滿足過粉絲們的要（yào）求。下麵重點說說殘（cán）銅率到底是怎麽影響（xiǎng）到加工後傳輸線的阻抗精度的！

說到這（zhè），Chris又必須要先給大家科普另外兩個名詞了，那就（jiù）是疊（dié）層（céng）裏麵的pp和core。其實他們本身（shēn）是同一個東東，隻不過core是已經提前用pp壓合好的（de）兩塊板，也叫芯片，pp就再沒壓合過之前的材料。所以壓合過的（de）core，厚度在多層板加上pp在（zài）壓合一次（cì）的時候，厚度就基本上不會變（biàn）化了，下圖是一個內層走線的pp和（hé）core的簡單（dān）結構示意圖。

下圖是某板材供應商（shāng）的line-up，給（gěi）的都是沒壓（yā）合之前材料本身的pp和core的分類和對應的（de）厚度信（xìn）息。

怎麽還沒說到殘銅率啊？好捉急啊！大家別激動哈，的確。。。真的還沒那麽快說到！因為下（xià）麵說的是（shì）pp和core壓（yā）合過程的變化哈。大家看到下麵壓合好的內層（céng）走線的示意圖綠色的是core，紅（hóng）色的是pp（這個顏色記住哈，下麵Chris就不再標注了哦）。

剛剛說了，core本身是已經壓合過了的雙麵板，所以和pp一起再壓的時候（hòu）厚度是穩定的，基本（běn）不會變了。問題就出在這個pp上，大家看到的壓合之後是長上麵那樣，那pp壓合之前是（shì）啥樣呢？其（qí）實是下麵的樣子。 

相信大家一看就懂了是吧。因為中間的走線層不可能全部都是有銅的，所以沒壓合之前走線層沒銅的地方是空白的，pp在走線層的上麵。重點來（lái）了（le）！上麵的pp疊好沒壓合的時候的情況（kuàng），那經過壓合這個操作後，壓合的高溫（wēn）使得pp處於融化的狀態，那麽pp裏麵的（de）膠（樹脂）就具有流動性，就會去填充（chōng）走線層沒銅的地方去。所以壓合後就變成了下麵那樣了，也就是上上圖我們看到的那（nà）樣，中間就（jiù）沒（méi）縫隙了。

但是（shì）Chris還是想讓大家好好（hǎo）看看壓合前後有什麽不一樣的地方哈！眼尖的小夥伴估計看出來了！咦，pp的厚度，也就是走線層（céng）到上表麵的厚（hòu）度怎（zěn）麽變了，準確來說是變小了啊！很容（róng）易理解啊（ā），壓合時高溫使pp融化，膠（jiāo）順勢填到走線層沒銅的地方去了啊，那pp不就看（kàn）起來厚度變（biàn）小了嘛。

那到底壓合後pp變薄了多少呢？怎麽去衡（héng）量啊！這不我們的豬腳，殘銅率（lǜ）終於要出場了。殘銅（tóng）率（lǜ）就是走線層（céng）（其實（shí）也包括地層啦，這裏用走線（xiàn）層來（lái）介紹更明顯一點）上有銅的區域占的比例。殘銅率如果是100%，說明（míng）走線層（céng）就沒有縫隙可以給膠（jiāo）去填充，那麽理論上（shàng）pp的厚度就不會變薄；反之殘銅率越低（dī），縫（féng）隙越多（duō），膠填充（chōng）的地方越多，pp的厚度（dù）減小的越明顯。為了讓大家更直觀的理解殘銅（tóng）率和pp最終厚度的關係（xì），貼心的Chris給大家（jiā）做了個動圖，這個（gè）模型的壓合前的core厚（hòu）度是5mil，pp厚度是4.4mil，然後我們模擬不同殘銅率下pp厚度變化的過（guò）程，就（jiù）像下麵那樣了。

的確有點意思（sī），那這會大家應該慢慢知道殘銅率是怎麽影響加工（gōng）後的阻抗精度了吧。我（wǒ）們用上（shàng）麵那個（gè）動圖的3D內層傳輸線模型來進行（háng）不同殘銅率偏差估算後的加工阻（zǔ）抗偏差。殘銅率估算偏差的意（yì）思就是大部分工程師都認為（wéi）壓合後的（de）pp厚度和壓合（hé）前的板材line-up給出（chū）的厚度是一（yī）樣的（de），也就是默（mò）認走線層是100%的殘（cán）銅率的（de）理想情（qíng）況去（qù）計算，然（rán）後在這個（gè）基礎上，Chris通過上麵模型的仿真掃（sǎo）描給出真正的殘銅率後的阻抗變化（huà），不（bú）同殘銅（tóng）率（lǜ）偏差（chà）的（de）阻抗（kàng）結果對（duì）比如下：

從上麵的仿真結果就能很直觀的看到，一旦估計錯（cuò）殘銅率後，僅僅這一項的影響就會導致不小的阻抗加工偏差。而且（qiě）這（zhè）還隻是0.5Oz的走線層，如果是1Oz的走線層，那殘銅率估算偏差導致的阻抗變化（huà）就會比0.5Oz時可能大（dà）2倍不止，看（kàn）大家以後誰還（hái）敢不重視殘銅率的估算。。。

問題：通（tōng）過Chris這篇文（wén）章的介紹，大家知道怎麽從理論上估算殘銅率和pp厚度關係了嗎？

關於香蕉视频污视频：

香蕉视频污视频科技成立（lì）於2003年3月（yuè），深（shēn）圳（zhèn）創業板上市公司，專注於高速PCB設計（jì）、SI/PI仿真分析等技術服務，並為研（yán）發樣（yàng）機及批量（liàng）生（shēng）產提供高品質、短交期的PCB製（zhì）板與PCBA生產服務。致力（lì）於打造（zào）一流的硬件創新平（píng）台，加快（kuài）電子產品的硬件創新進程，提升產品質量。

香蕉视频污视频珠海板廠：

位於珠海經濟開發區,專注於高端（duān）快件，提供高品質的高多（duō）層、高速、高精密、HDI等PCB生產製造。聚焦（jiāo）國內高端快件細分市場，致（zhì）力於推動國內PCB行業的技術進步，尤其是高速、高多層、高複雜PCB產品（pǐn）的快速交付，對應PCB廣泛應用於ATE、AI算力、服務器、工控、通信、汽車、醫療（liáo）設備等（děng）領域。