技術文(wén)章-YD
信號完整性仿真(zhēn) > 科學論證:為啥設(shè)計5mil左右的線寬“性價比”最高

科學論證:為啥設計(jì)5mil左右的線寬“性價比”最高

發布時間:2026-06-15 11:51:16

問一個簡單問題:走高速信號時,控同樣的阻抗情況下,你的線寬設計4mil,我的線寬設計6mil,到底我(wǒ)們倆有(yǒu)什麽不同(tóng)?

高速(sù)先生成員--黃剛

 

做過(guò)PCB-layout的朋友都知道,在真正進入PCB布(bù)局布線之前,往往有一個東西是要首先確定下來的,那就是疊層設計。Chris和很多工程師朋友們聊過天,Chris一來就會問很尖銳的問題(tí),你(nǐ)們的PCB布局布線(xiàn)能力非常厲害,但是你們當中有多少人是自己一手一腳的進行疊(dié)層設(shè)計的呢(ne)?

 

不能說沒有,但(dàn)是的確占得比例不多。為什(shí)麽呢?原因也(yě)很簡單,大部分的PCB工程師朋(péng)友更關心器件怎麽布(bù)局,走線(xiàn)能(néng)不能走出來。對於疊層設計來說,他們最關心的就是多少層,至於你問他們線寬需要多少mil,在他們能保證有空間走的情況下,我相(xiàng)信他們是不會(huì)care你是4mil還是6mil的(de)。。。

 

對啊!如(rú)果(guǒ)設計工程師都不關心線寬的話,那誰關心呢?這個時候我們SI就真的要跳(tiào)出來了,沒錯,我們會關心的更多!

為什麽呢?這就要從PCB疊層設計需要不就提到了我們點講(jiǎng)起了:

1, 需要幾個走線層、地平麵、電源層?加起來就是總的層數了。其中需要考慮的細節是走線需要幾(jǐ)層出線,地平(píng)麵對應有(yǒu)幾個,電源需要幾Oz的銅和需要多少層;

2, PCB板的總厚度有沒有要(yào)求?像一些主要協議和接(jiē)口(kǒu)規範的約(yuē)束,例如(rú)1.6mm的金手指板卡等(děng);

3, PCB板裏麵的高速信號速率是多(duō)少?不同速率的高速(sù)協議允許的損耗值不同(tóng),損耗值不同就意味著板上高速線的走線長度不同,這就涉及(jí)到了需要用什麽等級的板材和通過線寬來衡量單位長度的損耗值;

線寬!!!這不就提到了我們這篇文章要講的線寬了嘛。我們知(zhī)道,高速信號一(yī)般走在內層(céng),結構(gòu)就是上麵分(fèn)別被(bèi)pp和core包裹的,如(rú)下所示:

 

390-03.png

 

除了電源(yuán)層之外,需要幾個(gè)高速(sù)走線層,其實就(jiù)是在算需要幾個上麵(miàn)這樣的結構。上麵(miàn)的結構其(qí)實(shí)就(jiù)需要我們去定義線寬和pp/core的厚度了。

首先(xiān)我們先說說線寬,因為在板材一定的情況下,它決定(dìng)了我(wǒ)們單位長度走線(xiàn)的損耗值。然後我們(men)再說說pp和core的厚度(dù),它們又反過來決定了線寬(kuān),因為在一定的阻抗(kàng)控(kòng)製下,pp和(hé)core的厚度定下(xià)來,線寬也就定了。一句話,他們之間是互相影響也互相關聯!

 

Chris在這篇文章中用一(yī)個M7級別的pp和core的(de)組合(hé),來看看控製同樣的93歐姆阻抗下(56G以上高速信號主流差分阻抗)不同線寬(kuān)的損耗值變化(huà)趨勢(shì),看完了大家就明白Chris這篇文章(zhāng)的意思了。

在控製93歐姆(mǔ)的前提下,我(wǒ)們分別調整pp和core的厚度(dù)來控製線寬分別(bié)從3mil到8mil的變化,下表給出了從3mil到8mil時的pp和core的(de)厚度:

 

390-05.png

 

然後我們(men)再給出不(bú)同線寬下(xià)的單位inch長度的損耗結(jié)果,從3mil到8mil的損耗曲線如下所示:

 

390-06.png

 

從上圖的結(jié)果看看,我們當然知道,線寬(kuān)越寬損耗越小,但是如果要說,從3mil一直到8mil線寬變化時損耗(hào)變化比例的話,大家會(huì)看到平時不太關注的一些東西。首先我們還是以表格的形式直觀的列出不同線寬對(duì)應在14GHz和28GHz(分別對應56Gbps和112Gbps的基頻)的損耗結果。

 

390-07.png

 

好吧,Chris這個時候可(kě)以回答下標題的問題了,為什(shí)麽說線寬在5mil左右時(shí)性價比最高呢?我們首先從損耗的角度看看從3mil到8mil時,線寬每減小(xiǎo)1mil,損耗增加的比(bǐ)例是怎麽(me)樣的(de)。

先(xiān)看(kàn)看14GHz時,如下所示:

8mil到7mil:損耗0.51dB→0.56 dB:增加9.80% 

7mil到6mil:損耗(hào)0.56 dB→0.62 dB:增加10.71% 

6mil到5mil:損耗0.62 dB→0.69 dB:增加11.29% 

5mil到4mil:損耗0.69 dB→0.79 dB:增加14.49% 

4mil到(dào)3mil:損耗0.79 dB→0.97 dB:增加22.78%

再看看28GHz時,如下所(suǒ)示:

8mil到7mil:損耗0.87dB→0.93 dB:增加6.9% 

7mil到6mil:損耗0.93 dB→1.03 dB:增加(jiā)10.75% 

6mil到5mil:損耗1.03 dB→1.14 dB:增加10.68% 

5mil到4mil:損耗1.14dB→1.29dB:增加13.16% 

4mil到3mil:損耗1.29 dB→1.57dB:增加21.71%

從這個case的線寬-損耗變化趨勢看(kàn), 5mil是一個分水嶺,線寬小於5mil之後的損耗增加量變(biàn)得飛快,而大(dà)於5mil之後,尤其到(dào)了7mil往上走的時候,由於線寬的增加導致的損(sǔn)耗的改(gǎi)善就越來越(yuè)小了。

另外我們(men)上麵的文章還展示了對應線寬下的pp和core的厚度變化,我們也大概(gài)來(lái)算算pp和core加起來的厚度隨(suí)不同線寬的變化量,如下所(suǒ)示:

3mil:core:2.5mil,PP:2.5mil      

4mil:core:3.5 mil,PP:3.3mil     線寬3mil→4mil:總厚度加1.8mil

5mil:core:4 mil,PP:4.2mil      線寬4mil→5 mil:總厚度加1.4mil

6mil:core:5 mil,PP:5.1mil      線(xiàn)寬5mil→6 mil:總厚度(dù)加1.9mil

7mil:core:6mil,PP:5.9mil       線寬6mil→7 mil:總厚度加1.8mil

8mil:core:7mil,PP:6.8mil       線寬7mil→8 mil:總厚度加1.9mil

那麽湊巧嗎(ma)?剛好也在5mil線寬時增加量和其他線寬的不同,其他線寬變化下增加的量都在1.8mil左(zuǒ)右(yòu),但是4mil到5mil變化時增加的量卻是最小的,隻有1.4mil。

什麽叫性價(jià)比呢?本文想表達的意思就是線寬的(de)不(bú)同,當然會導致損耗的不同, 導致疊層厚度的不同。從上述的(de)損耗和(hé)pp/core厚度和線寬的關聯性(xìng)驗證的(de)數據看,5mil線寬的損耗算是一個分水嶺(lǐng),小於5mil後損耗增加劇烈,大於5mil後損耗改善慢慢變小;如果從厚度(dù)的角(jiǎo)度看(kàn),5mil左右(yòu)線寬相對其他線寬也具有相對較小的厚度改變(biàn)量。

 

當然,不是說5mil線寬是每個項目的(de)黃金線寬哈,例如有的項目可(kě)能需要極小的損耗,那就隻能通過不斷增加線寬來實現(xiàn)了。或者(zhě)有的項目(mù)要求的疊層厚度很小,壓根不可能增加pp和core做到5mil線寬,我們也沒辦法勉強。Chris想說(shuō)的隻是一個疊層設計相對比較深層的(de)一種思路,就是如果(guǒ)沒有(yǒu)其他約束情況(kuàng)的話,把線寬設計到5mil時,加工(gōng)因素的一些影響,例如線寬需要change成4.8mil或者5.2mil,又或者pp和core的厚度略微調整個0.2-0.3mil的時候,5mil線寬這個性價比高的優勢(shì)就體現(xiàn)出來了,在上述參數的調整(zhěng)過程後,從損耗和阻抗變化來說(shuō),它(tā)一定會比其他線寬有更好的適應性,在抵禦加工因素變化時,能更好的(de)保持(chí)預期(qī)的效果哈!

 

熱門文章

PCB設計經驗:到底DDR走線能不能參考電源層啊(ā)?
隔(gé)離地PCB過孔要放(fàng)哪裏,才能最有效減少(shǎo)PCB高速信號過孔串(chuàn)擾?
PCBA板中(zhōng)神秘消失的鑼槽
EXCUSE ME,表層的AC耦(ǒu)合電容和PCB內(nèi)層的高速線會有串擾?
PCB板雙麵布局的DDR表底走線居然不一樣,這麽低級的錯誤都沒(méi)看出來?
PCB 背鑽塞孔翻車記!綠油凸起竟讓焊接 “手牽(qiān)手” 短路
PCB加工中的“流膠”到底是怎麽影響阻抗(kàng)的?
PCB板ATE測試探針卡設計和生產的核心技術要求,你知道多(duō)少?
相同PCB單板,相同(tóng)信號的AC電容,為啥反焊盤不同?
真(zhēn)不敢信,PCB板(bǎn)上就挪動了一個電(diàn)阻,DDR3竟神奇變好了(le)
PCB板上PIN DELAY單位錯了,DDR4跑不起來(lái),真的嗎?
老實說:你們關心過表層綠油的厚度嗎?
那個要“深紫色油墨”的客戶,讓我一(yī)宿沒睡!
要是我再不說,估計就沒(méi)人知道電路板“賈凡尼效應”了!
PCB別人包地你包地,但別人的隔離度比你好10dB不止
出貨給客戶(hù)一塊殘缺的PCB板,客戶(hù)為什(shí)麽還要(yào)給我們點(diǎn)讚
遇事不決,PCB電磁絕學
PCB棕化(huà)工藝不同,高速(sù)信號損耗差老遠(yuǎn)了!
高速PCB板GSSG結構(gòu)走線(xiàn)串(chuàn)擾大? 悄悄“轉”一下當場好一(yī)倍!
你的高速PCB主板80分,我的接(jiē)口板80分,配合一起用(yòng)才60分?
香蕉视频污视频巡(xún)回技術研討會2 高速先生申請 產品服務
香蕉视频污视频-91香蕉视频污下载-超级香蕉97视频在线观看一区-黄瓜香蕉草莓丝瓜绿巨人下载