高速先生成（chéng）員（yuán）--王樂

上周我收到（dào）了客戶的這樣一個（gè）日（rì）常（cháng）問候，瞬（shùn）間就倍感親切，是不是屏幕前的（de）你也有這種（zhǒng）疑（yí）問，那既然來都來了，咱們（men）就一起嘮（lào）嘮大家都不陌生的LPDDR5。

要是說當（dāng）代（dài）人的審美大多都是病態似地追求“白幼瘦”，那大家看（kàn）看這真真正正的“白骨精”是不是大（dà）家都喜歡的“大美女”；      

在DDR內存圈，審美簡直一模一樣——就向往“夠瘦（小體（tǐ）積）、夠省（低功（gōng）耗）、夠高（gāo）（高帶（dài）寬）”。而LP係列，就是DDR圈“白幼瘦”代表，憑一己之力，讓移動設備的性能和（hé）續航不再相悖。

LPDDR5（Low Power Double Data Rate 5），就是“第（dì）五代低功耗雙倍數據速率（lǜ）內存”，我相（xiàng）信八十老太也能從百度上搜到這個結果hhh，那AI時代，當然要借助下AI的力量，用AI的話來總結LPDDR5：“JEDEC專門給移動設（shè）備量身定製（zhì）的“內存天花板””。

畢竟手機、平板不能像台式機那樣，隻追求性能不（bú）在（zài）乎體（tǐ）積，畢竟誰也不想背個大鐵塊出門。hhh一不小心就暴露小編年齡了，新生代（dài）的後生們肯定就沒經曆過背貼磚出門的年代…

LPDDR 係（xì）列內存來時的路，看看你和它（tā）一起共（gòng）度過哪些時光吧hhh：

僅從字（zì）麵來說，LPDDR5與DDR5的顯著差異核心在於“LP”（低功耗），而LPDDR5與LPDDR4的顯著差異核心在於後麵的數字。

LPDDR5是DDR5的移動定製精簡版（bǎn）， LPDDR5實現“低功耗優先，兼顧帶寬”；DDR5則以“性能（néng）優先，兼顧功（gōng）耗”為核心，無絕對優劣之分，而LPDDR5是 LPDDR4基礎上進一（yī）步提升， Bank Group架構、速率帶寬提升、功耗進一步升級（jí）等（děng） 。  

那這些（xiē）優（yōu）勢來源於哪（nǎ）裏（lǐ）？其實（shí）主要是以下三點 ：

1. 多（duō）Bank Group 並行架構,打破帶寬瓶頸

• LPDDR4/X：僅支持Single Bank Group，16個Bank共（gòng）享單通道（dào），數（shù）據需（xū）排隊傳輸，帶寬瓶頸明顯，無法實現並行數據處理。

• LPDDR5：支持（chí）2/4個（gè）獨（dú）立Bank Group，每組8/4個Bank，采用多（duō）車道並行（háng）傳（chuán）輸模式，帶寬利用率大幅提升（shēng）；

這就好比原本擁擠的（de）單（dān）車道，升級成了並行的多（duō）車（chē）道，車流（數據）的通行效率自然大幅提升，帶寬利用（yòng）率得（dé）到了質的飛躍。

2. 三分離時鍾設計，突（tū）破速率上限

LPDDR5 直接拋棄了 “單一時鍾同步（bù）所有信號” 的架構，新增了獨立的WCK（Write Clock，寫時鍾），實現了三層時鍾分（fèn）離：

關鍵創新點就在於（yú）WCK 與（yǔ） CK 的分頻比（CKR）

LPDDR5 支持兩種（zhǒng）分頻（pín）模式，這也是我們看到LPDDR5速率提（tí）升大的根本原因：

• CKR=2:1（低（dī）速率模式）：WCK 頻率 = 2 × CK 頻率（≤3200Mbps 時使用）

• CKR=4:1（高速率模式）：WCK 頻率 = 4 × CK 頻率（>3200Mbps 時使用，記住這一點，以後可不許再給我開（kāi）篇（piān）那麽親切的問候（hòu）了；

3. 動態（tài）調壓設計，實現極致功耗管控

• LPDDR4X：固定電壓方案，核心電壓1.1V，I/O電壓0.6V，無動態調節功能，功耗控製較為單（dān）一。

• LPDDR5：采用三組電壓+動態調節方案，根據負載實時調（diào）整電壓（yā），大幅（fú）降低無效功（gōng）耗。

上（shàng）麵三點就是（shì）lpddr5的優（yōu）勢所在，這時候，我（wǒ）聰明、多金（jīn）、帥（shuài）氣/漂（piāo）亮客戶的腦瓜子一下就亮了， PCB板上基（jī）本都是點（diǎn）對（duì）點拓撲結構圖，既（jì）然是點對點的拓撲，我是不是可以省下（xià）這筆仿真的費用呢？？？

我思索了下，確實在理，點對點的拓撲確（què）實沒啥可以仿真的，但（dàn）是不要被表象所欺騙哦！！pcb板級看起來是點對（duì）點的拓（tuò）撲（pū）結（jié）構，結合封裝參數後可能就不是點對點了哦，如下圖所示，板級的單點拓撲結合pkg後卻是一拖8！！！

這個時候你還敢不仿真嗎？

再說LPDDR5麵臨的挑戰遠不（bú）止於此：

LPDDR5的數據速（sù）率可達6400Mbps甚至（zhì）8533Mbps+，此時微小的（de）不（bú）連續（過孔、封裝走（zǒu）線、連接器、阻抗加工誤差）都會導致顯著的信號反射、插（chā）損、回損超（chāo）標。隻有全鏈路仿真才（cái）能（néng）驗（yàn）證整個通道的是否滿（mǎn）足（zú）標準。

即使點對點，當速率較高時，前（qián）一個bit的殘留會影響後一個bit，也就是常說的碼間幹擾，針對這（zhè）一部分，我們就需要用PRBS隨機碼（mǎ）流（liú）做眼圖仿真（zhēn），判斷是否需要開（kāi）啟DFE功能。

人與人之間需要保證舒適的社（shè）交距離避免（miǎn）交往太過密切而（ér）產生矛盾，信（xìn）號也一樣，

線與線之間的近端/遠端串擾必須通過仿真分析。同時，大量I/O同時翻轉產（chǎn）生的SSN會通過電源/地平麵耦合到信號上，這需要電源完整性（PI）與信號完整性（SI）協同仿真。

LPDDR5還是有可以省下仿真費用的情況的，高速先生還是讚成大家該省省該花花hhh，畢竟當前大環境不是很可觀（guān），錢（qián）還是要花在刀刃上。

<=3.2Gbps，且PCB設計極其保守（全參考平麵、無跨（kuà）分割、長度匹配嚴格、串擾控製（zhì）良（liáng）好），拓撲本身簡單，或許（xǔ）可以依（yī）靠詳細的設計（jì）規則檢查和資深經驗跳過仿真。

>3.2Gbps，尤其進入6.4Gbps+，風（fēng）險較大盡量仿真，避免因小失大。

LPDDR5通常用於手機、平板、車載、筆記本等無插槽、緊耦合的場景，物理上無法通過更換內存條來（lái）調試。芯片都焊死（sǐ）在板上（shàng），一旦信號質量（liàng）問題導（dǎo）致係統不穩定，整個產品就麵臨改版，代價巨（jù）大。